零 ASIC 让每个人都能设计自己的处理器

发布时间：2023-10-18 15:13:12 栏目：滚动要闻

导读 现代处理器的物理设计通常需要数年时间，成本达数千万或数亿美元，具体取决于复杂性和工艺技术。半导体初创公司Zero ASIC宣布推出一个平台...

现代处理器的物理设计通常需要数年时间，成本达数千万或数亿美元，具体取决于复杂性和工艺技术。半导体初创公司Zero ASIC宣布推出一个平台，允许使用已知良好的小芯片快速组装高度定制的多小芯片系统级封装 (SiP)。ChipMaker 平台旨在实现定制芯片开发的民主化。



对于许多初创公司来说，开发定制专用集成电路 (ASIC) 从概念到生产的过程太长且成本太高。Zero ASIC 的 ChipMaker 平台通过使用基于小芯片的设计简化了流程，隐藏了电路设计的复杂性，使用户能够在订购物理设备之前快速准确地测试和修改其定制设计。这一切都是使用云 FPGA(现场可编程门阵列)来实现 RTL 源代码来完成的。

Zero ASIC 的平台依赖于 eFabric(一种支持芯片间通信的 3D 中介层)和 eBrick(一系列具有即插即用功能的预制 3D 小芯片)。

eFabric 充当动态 3D 中介层，具有网格状结构和 512 Gb/s/mm 结构二等分带宽。3D 中介层利用 3D 连接的可互操作 eBrick 小芯片(具有 128 Gb/s/mm2 小芯片 3D 带宽)促进处理单元的集成。它还支持通过基于 UCIe 的 2D 连接 ioBrick 小芯片(具有 128 Gb/s/mm 小芯片 2D 带宽)整合封装外 IO 功能。

目前，Zero ASIC 拥有中等规模的 2 mm^2 eBrick 小芯片目录，包括支持四核 RISC-V Linux 的双核 CPU、5K LUT 嵌入式 FPGA、3MB SRAM 和 3 TOPS ML(每台 tera-ops)第二个机器学习)加速器。这些小芯片将在 10 月 17 日至 19 日于加利福尼亚州圣何塞举行的开放计算平台峰会/开放小芯片经济中心上展示该平台的功能。

零 ASIC 预计 eBrick 小芯片的目录将随着时间的推移而显着扩展。这反过来将使 ChipMaker 平台变得更加可行，尽管它没有透露计划如何实现这一目标。